
6.1 CPU概述

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.1） | 重要度 ★★★ | 常见考法：选择题（CPU 功能、控制器/运算器组成、寄存器可见性）

一句话核心：CPU = 控制器 + 运算器 + 寄存器组；控制器负责“发号施令”，运算器负责“实际运算”

一、CPU的功能



本图定位：把 CPU 的职责拆成“程序控制、操作控制、时序控制、异常与中断处理”四条主线，是整章的目录


考点/易错

- 程序控制的关键是 PC：顺序执行靠 PC 自增，转移靠修改 PC；判断“谁修改 PC”是常考点
- 操作控制的核心是“指令译码 → 控制信号”：控制器不处理数据，只输出电平信号
- 时序控制回答“什么时候发、发多久”，与 6.9 的三级时序、6.12 的现代时序直接衔接
- 异常与中断处理是 CPU 的“应急通道”：内部异常与外部中断的区分见 6.21；硬件只负责响应与断点，具体处理在 ISR

补充

- 408 常把“CPU 的功能”与“控制器的功能”混在一起考：CPU 功能更大，控制器只是其中一块
- “程序控制”不等于“程序存储”：程序存储是冯·诺依曼结构的特点，程序控制是 CPU 按 PC 取指执行

二、CPU的组成



本图定位：CPU 内部的两大部件（控制器、运算器）与寄存器组的连接关系

考点/易错

- 用户可见：通用寄存器、PC、PSW；用户不可见：MAR、MDR、IR、微程序/流水线寄存器
- MAR 与地址总线相连，MDR 与数据总线相连；IR 只保存当前指令，供译码器使用
- 控制器包含指令译码器、操作控制器、时序发生器、中断逻辑；运算器包含 ALU、寄存器组、PSW
- PC 的“+1”是微操作，不是指令；PC 更新时机在取指阶段，转移时被执行阶段覆盖——这是 6.4 数据流的核心细节
- 不要看到“寄存器”就认为用户可见：IR、MAR、MDR 都是硬件内部寄存器

补充

- 408 的“程序员可见性”题，判断标准是“指令能否直接读写”；Cache、流水线寄存器、微指令寄存器都不可见
- 控制器的控制信号通常包括 RegWrite、MemRead、MemWrite、ALUSrc、ALUOp、PCSrc 等，具体名字随教材不同，但作用一致

三、知识关联

- 后续：6.2 指令执行的过程——一般过程、6.3 指令执行的过程——指令周期、6.4 指令执行的过程——指令执行各阶段的数据流、6.5 数据通路
- 控制器细节：6.9 控制器——CPU时序及其控制方式、6.13 控制器——微程序控制器（概述）
- 异常/中断：6.21 异常与中断——概述
- 全章导航：6.0 导航与术语